多重露光技術（MPT）とは何ですか？

既存のリソグラフィ基盤を変更せずに、MPTは特殊なグラフィック露出技術を使用してリソグラフィの解像度を向上させます。設計レイアウトを複数のレイアウトに分割し、各レイアウトの最小サイズサイクルが単回リソグラフィの極限解像度要件を満たすようにします。

例として、193nm波長の単回露光光リソグラフィ装置を用いると、このリソグラフィ装置は40nmの半ピッチ（half-pitch）ノードで物理的限界に達し、MPT技術はチップのリソグラフィ工程のボトルネックを突破し、チップメーカーが20nm以下のプロセスにおける集積回路図の形成を実現するのを支援します。のように。20nmプロセスノードでは、ウェハ受託製造工場が多重の異なる二重露出技術（double patterning）を採用しています。一方、10nmプロセスノードに移行する際、チップメーカーは新世代の間隔分割技術を採用する必要があり、コアソリューションはLELELE（三次光リソグラフィ‐エッチングサイクル）です。三重露光（Triplepatterning）は、元のレイヤーを3つのマスクに分解し、3つのマスクの図形は製造工程で統合され、最終的に目的の図形が形成されます。三重露光は表面的には操作が簡便に見えますが、実際には多くの難点が潜んでおり、個別に解決する必要があります。EDAソフトウェアアルゴリズムを構築して三重レイヤーの分解、色値の割り当て、コンプライアンス検証の自動化を実現しようとすると、難易度が極めて高いです。三重露光違反問題の複雑さが高く、対応するデバッグ作業は難易度が高く、時間がかかります。

リバースリソグラフィ技術（ILT）とは何ですか？

ウェーハのフォトリソグラフィはプロセスノードに伴い縮小し、イメージングの忠実度（対象グラフィックと実際のリソグラフィ輪郭との偏差）が著しく低下するため、レイアウト設計データの校正が必要です。逆向リソグラフィ技術（ILT）アルゴリズムは、OPCとは全く異なる基盤設計ロジックを採用しており、曲線マスクデータを用いてグラフィック補正とサブ解像度補助グラフの生成を行います。半導体業界が7nmおよびより高度なプロセスノードへと進むにつれ、ILT技術は業界から大きな関心を集めています。

28nmおよびそれ以上のプロセスノードでは、光学マスクの図形はシンプルな矩形構造が主体です。一方、20nmノードからは、マスクパターンの図形は徐々に複雑な曲線構造へと進化します。マスクの複雑性の向上の影響を受け、2011年以降、光リソフィマスクの書き込みに要する時間は年間約25%の速度で増加しており、この傾向は直接的にマスクの納期が延長され、コストが上昇しています。多ビームマスク型リソグラフィ装置の開発に伴い、全チップILTマスクの書き込み時間が大幅に短縮され、ILT技術が概念段階から量産応用へと移行しています。現在、Mentor Graphics と Synopsys（新思科技）は、ILT 技術に基づく商用ツールをすでに提供しております。